当高速 I/O 开始冲击缓存
现代网卡的数据输送能力不断提高，瓶颈却可能从网络链路转移到处理器内部。来自网卡的数据突发进入 CPU 后，会争用末级缓存并挤出应用数据，进一步增加内存访问。于是出现一种看似矛盾的系统问题：链路更快，主机数据路径反而可能因为缓存失效而降低效率。
CEIO: A Cache-Efficient Network I/O Architecture for NIC-CPU Data Paths 由 Zhuobin Huang 等共同完成，它把缓存容量视为需要网卡主动保护的系统资源。架构不再让接收流量不受约束地涌向 CPU，而是在网卡与处理器之间加入反馈控制和缓冲能力。
在网卡侧结合信用机制与弹性缓冲
CEIO 将网卡驱动的信用流控与弹性片上缓冲结合起来。信用机制约束能够继续进入 CPU 路径的数据量，缓冲区则吸收网络到达速率与主机处理速率之间的短时不匹配。其目标是在避免网络流量淹没末级缓存的同时，也不把全部等待简单转移到一个固定大小的队列中。
这一架构选择的意义在于，它在数据消耗主机资源之前就开始控制缓存干扰。由网卡协调入口压力和处理器接收能力，既能保护内存层级，也无需让每一种上层应用分别实现一套面向缓存的流控机制。
实测增益及其适用范围
论文在两台服务器组成的 200 Gb/s 测试床上评估 CEIO，覆盖 DPDK、RDMA、eRPC 和 LineFS 工作负载。与所选既有方案相比，吞吐量最高达到 2.9 倍，P99.9 尾时延最低约为对照方案的 53%，对应最高 1.9 的基线与 CEIO 比值。多种框架下的测试比单一微基准更有说明力，也表明网卡到 CPU 的缓存压力会影响多类高性能 I/O 栈。
这些数字来自受控测试床，并不代表所有部署都会得到同样收益。网卡型号、处理器缓存层级、工作负载组合和生产集群中的资源争用，都可能改变瓶颈及可获得的增益。不过，工作清楚地展示了一项系统原则：当链路速率继续上升，网络 I/O 不仅要管理线路上的数据，也要管理数据进入主机后留下的缓存足迹。
研究札记
CEIO: A Cache-Efficient Network I/O Architecture for NIC-CPU Data Paths
作者： Bowen Liu, Xinyang Huang, Qijing Li, Zhuobin Huang, Yijun Sun, Wenxue Li, Junxue Zhang, Ping Yin, Kai Chen
状态： 已发表会议论文
主要来源： ACM DOI 记录
证据说明： 最高 2.9 倍吞吐量，以及最低约为对照方案 53% 的 P99.9 尾时延（对应最高 1.9 的基线与 CEIO 比值），来自受控的两服务器 200 Gb/s 测试床；测试覆盖所选 DPDK、RDMA、eRPC 和 LineFS 工作负载，不能直接外推到任意网卡、CPU 或生产集群。